|  |  |
| --- | --- |
| **Analogowe Układy Peryferyjne  w Systemach Cyfrowych** | Maciej Jeleń  Michał Magoła  Marcin Rogowski |
| **Raport z projektu modułu przetwornika A/C opartego na układzie AD9235-40** |

# Opis projektu


Zadanie polegało na zaprojektowaniu i wykonaniu modułu przetwornika A/C spełniającego następujące kryteria:

* poziom napięcia wejściowego +/- 1 V
* częstotliwość zegara 40 MHz
* pasmo przenoszenia 15 MHz
* typ wejścia niesymetryczne 50 Ω, gniazdo SMA
* wyjście cyfrowe równoległe, LVCMOS (3,3 V)
* zasilanie +/- 5 V

# Realizacja


## Symulacje

Przed rozpoczęciem prac nad płytką należało opracować schemat ideowy układu kondycjonującego dla przetwornika różnicowego. Zaproponowano układ oparty o topologię Multiple Feedback oraz Sallen-Key, oba w wersji filtru dolnoprzepustowego. Dodatkowo zastosowano scalony filtr LT6600-15. Rys 1 przedstawia schemat ideowy toru kondycjonującego używany w symulacjach.



Rys 1 Schemat układu kondycjonującego użytego w symulacji


Wyniki symulacji były akceptowalne. 3 dB częstotliwość graniczna układu wyniosła około 14,6 MHz. Dla 15 MHz amplituda spadła do poziomu około -3,5 dB, a dla 20 MHz do poziomu około -13 dB. Wyniki zostały przedstawione na Rys 2



Rys 2 Wyniki symulacji toru kondycjonującego

## Schemat ideowy


Przetwarzanie A/C realizowane jest przez układ AD9235BCPZ-40. Na schemat naniesiono niezbędne elementy tj. kondensatory odsprzęgające na liniach zasilających oraz wyjściach źródeł referencyjnych, dzielniki wyboru trybu pracy przetwornika. Dodatkowo zastosowano układ inwerterów 74LVC2G14 na linii zegarowej w celu ewentualnego dopasowania zboczy sygnału zegarowego i linii danych dla przetwornika C/A. Wszystkie układy są zasilanie napięciem 3,3 V, którego źródłem jest stabilizator LT1521-3.3. Schemat ideowy przedstawiono na Rys 3




Rys 3 Schemat ideowy modułu przetwornika

## Layout PCB

Moduł przetwornika zrealizowano na laminacie dwustronnym. Układ ścieżek prezentuje Rys 4 oraz Rys 5



Rys 4 Układ ścieżek – warstwa Top



Rys 5 Układ ścieżek – warstwa Bottom

# Pomiary

# Wnioski